TSMC lancera la production de masse de ses puces de pointe de nouvelle génération cette semaine

admin0

[ad_1]

La plus grande fonderie de puces au monde, TSMC, est sur le point de lancer la production de masse de puces de pointe en utilisant son nœud de processus de 3 nm. Pour le dire simplement, à mesure que le nombre de nœuds de processus diminue, les transistors utilisés pour construire ces circuits intégrés deviennent plus petits, ce qui permet à davantage d’entre eux de tenir dans un petit espace dense comme une puce. Et plus le nombre de transistors d’une puce est élevé, plus elle est puissante et économe en énergie.

Par exemple, l’A13 Bionic utilisé pour alimenter la série iPhone 11 de 2019 a été produit à l’aide du nœud de processus 7 nm amélioré de TSMC. Ce SoC transportait 8,5 milliards de transistors. L’A16 Bionic de cette année a été fabriqué par TSMC en utilisant son nœud de processus de 4 nm et arbore près de 16 milliards de transistors. L’année prochaine, l’A17 Bionic devrait sortir des chaînes de montage de TSMC ayant été construites avec le nœud de processus amélioré de 3 nm de TSMC (nous y reviendrons bientôt).

L’iPhone 15 Pro et l’iPhone 15 Ultra devraient être équipés du chipset A17 Bionic 3 nm

Apple est le plus gros client de TSMC et il est responsable de 25 % des revenus de l’entreprise. Digitimes (via MacRumors) écrit que cette semaine, TSMC devrait commencer la production de masse de composants utilisant le nœud de processus 3 nm ; avant que l’A17 Bionic ne se retrouve dans l’iPhone 15 Pro et iPhone 15 Ultra, Apple pourrait placer sa puce M2 Pro 3 nm dans le MacBook Pro et le Mac Mini.

Ce jeudi, TSMC devrait marquer le début de la production de masse en 3 nm en organisant une cérémonie à Fab 18 au Southern Taiwan Science Park. Lors de l’événement, TSMC discutera de ses plans pour étendre la production de 3 nm dans cette fab. L’A17 Bionic et la puce M3 devraient tous deux être expédiés plus tard l’année prochaine après avoir été construits à l’aide du nœud de processus amélioré de 3 nm de TSMC.

La seule autre fonderie au monde capable de produire en masse à 3 nm est actuellement Samsung Foundry. Ce dernier utilise des transistors gate-all-around (GAA) qui permettent un contrôle plus précis du flux de courant à travers chaque transistor. Ceci est accompli en faisant en sorte que les portes (qui s’allument et s’éteignent pour permettre ou bloquer le flux de courant) entrent en contact avec les canaux de tous les côtés. Avec GAA, l’efficacité énergétique est améliorée. En termes simples, les puces utilisant des transistors GAA fonctionnent plus rapidement et consomment moins d’énergie que les puces utilisant des transistors FinFET.

Samsung utilisera des transistors GAA avec sa production en 3 nm ; TSMC continuera avec FinFET jusqu’à ce qu’il soit à 2 nm de production

Tandis que Samsung utilise GAA pour ses puces 3 nm, TSMC ne l’utilisera pas tant qu’il n’atteindra pas la production de 2 nm, ce qui pourrait être en 2025. TSMC continuera d’utiliser des transistors FinFET sur ses puces 3 nm qui ne couvrent que trois côtés du canal. La principale différence entre FinFET et GAA est que le premier utilise des « ailettes » placées horizontalement pour augmenter le flux d’électricité. Avec GAA, des nanofeuilles empilées verticalement sont utilisées à la place. Le placement des nanofeuilles larges réduit également les fuites de courant (nécessitant ainsi moins d’énergie) et améliore l’entraînement du courant.

Alors qu’est-ce qui se passe après 3nm?

Contribuant à la quête d’Intel pour renverser TSMC et Samsung Foundry, ce sera la première fonderie à posséder le produit de lithographie Extreme Ultraviolet (EUV) de nouvelle génération d’ASML, la machine de lithographie Ultraviolet extrême à haute ouverture numérique. ASML est responsable de la production et de la vente de toutes les machines de lithographie EUV sur la planète.

Les nouvelles machines de lithographie permettront aux fonderies de graver des conceptions de circuits à des résolutions plus élevées pour permettre des fonctionnalités de puce 1,7 fois plus petites et une densité de puces 2,9 fois supérieure. Cela aidera Intel à graver des motifs de circuits extrêmement fins sur des tranches permettant de placer des milliards de transistors supplémentaires à l’intérieur d’une puce.

[ad_2]

Source link -12